REC'D 2 1 JAN 2000 WIPO PCT

09/869897 CT/JP00/00013

05.01.00

# 日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

JP00/13

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

1999年 1月 7日

出 願 番 号 Application Number:

平成11年特許願第001790号


出 願 人 Applicant (s):

ソニー株式会社



# PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)



1999年11月26日

特許庁長官 Commissioner, Patent Office 近藤隆



#### 特平11-001790

【書類名】

特許願

【整理番号】

9801043209

【提出日】

平成11年 1月 7日

【あて先】

特許庁長官殿

【国際特許分類】

H04L 27/34

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

猪股 篤

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

池田 保

【特許出願人】

【識別番号】

000002185

【氏名又は名称】

ソニー株式会社

【代表者】

出井 伸之

【代理人】

【識別番号】

100082131

【弁理士】

【氏名又は名称】

稲本 義雄

【電話番号】

03-3369-6479

【手数料の表示】

【予納台帳番号】

032089

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9708842

【プルーフの要否】 要

# 【書類名】 明細書

【発明の名称】 誤り率推定装置および方法、並びに提供媒体

#### 【特許請求の範囲】

【請求項1】 信号を受信し、復号する際、前記信号の誤り率を推定する誤り率推定装置において、

ステートメトリックを生成する際に行われる正規化の回数を、所定時間内カウントするカウント手段と、

前記カウント手段によりカウントされた前記正規化回数により、前記信号の誤り率を推定する推定手段と

を含むことを特徴とする誤り率推定装置。

【請求項2】 前記推定手段は、前記正規化回数と前記伝送路上の誤り率とが対応付けられたテーブルに基づいて、前記誤り率を推定する

ことを特徴とする請求項1に記載の誤り率推定装置。

【請求項3】 前記推定手段は、前記カウント手段によりカウントされた正 規化された回数を所定の関数に代入することにより前記誤り率を推定する

ことを特徴とする請求項1に記載の誤り率推定装置。

【請求項4】 前記カウント手段は、所定の伝送方式または所定の符号化率の信号に対する前記正規化回数のみをカウントする

ことを特徴とする請求項1に記載の誤り率推定装置。

【請求項5】 信号を受信し、復号する際、前記信号の誤り率を推定する誤り率推定装置の誤り率推定方法において、

ステートメトリックを生成する際に行われる正規化の回数を、所定時間内カウントするカウントステップと、 -

前記カウントステップでカウントされた前記正規化回数により、前記信号の誤 り率を推定する推定ステップと

を含むことを特徴とする誤り率推定方法。

【請求項6】 信号を受信し、復号する際、前記信号の誤り率を推定する誤り率推定装置に、

ステートメトリックを生成する際に行われる正規化の回数を、所定時間内カウ

ントするカウントステップと、

前記カウントステップでカウントされた前記正規化回数により、前記信号の誤 り率を推定する推定ステップと

を含む処理を実行させるコンピュータが読み取り可能なプログラムを提供する ことを特徴とする提供媒体。

【請求項7】 複数の伝送方式または符号化率が用いらた信号を受信し、復 号する際、前記信号の誤り率を推定する誤り率推定装置において、

前記信号の伝送方式または符号化率を判定する判定手段と、

ステートメトリックを生成する際に行われる正規化の回数を、前記複数の伝送 方式毎または符号化率毎にカウントするカウント手段と、

前記カウント手段によりカウントされた正規化回数により、前記信号毎の誤り 率を推定する推定手段と、

前記推定手段により推定された前記信号毎の誤り率のうちの1つを選択する選 択手段と

を含むことを特徴とする誤り率推定装置。

【請求項8】 前記選択手段は、前記判定手段により判定された伝送方式または符号化率に応じた前記誤り率を選択する

ことを特徴とする請求項7に記載の誤り率推定装置。

【請求項9】 前記選択手段は、入力された複数の誤り率と所定の基準値と を比較することにより、出力する誤り率を選択する

ことを特徴とする請求項7に記載の誤り率推定装置。

【請求項10】 複数の伝送方式または符号化率が用いらた信号を受信し、 復号する際、前記信号の誤り率を推定する誤り率推定装置の誤り率推定方法において、

前記信号の伝送方式または符号化率を判定する判定ステップと、

ステートメトリックを生成する際に行われる正規化の回数を、前記複数の伝送 方式毎または符号化率毎にカウントするカウントステップと、

前記カウントステップでカウントされた正規化回数により、前記信号毎の誤り 率を推定する推定ステップと、 前記推定ステップで推定された前記信号毎の誤り率のうちの1つを選択する選 択ステップと

を含むことを特徴とする誤り率推定方法。

【請求項11】 複数の伝送方式または符号化率が用いらた信号を受信し、 復号する際、前記信号の誤り率を推定する誤り率推定装置に、

前記信号の伝送方式または符号化率を判定する判定ステップと、

ステートメトリックを生成する際に行われる正規化の回数を、前記複数の伝送 方式毎または符号化率毎にカウントするカウントステップと、

前記カウントステップでカウントされた正規化回数により、前記信号毎の誤り 率を推定する推定ステップと、

前記推定ステップで推定された前記信号毎の誤り率のうちの1つを選択する選 択ステップと

を含む処理を実行させるコンピュータが読み取り可能なプログラムを提供する ことを特徴とする提供媒体。

【請求項12】 複数の伝送方式または符号化率が用いらた信号を受信し、 復号する際、前記信号の誤り率を推定する誤り率推定装置において、

ステートメトリックを生成する際に行われる正規化の回数を、前記複数の伝送 方式毎または符号化率毎にカウントするカウント手段と、

前記カウント手段によりカウントされた正規化回数により、前記信号毎の誤り 率を推定する推定手段と、

前記伝送方式または符号化率のうち、所定の伝送方式または符号化率の前記推 定手段により推定された前記誤り率の値に応じて、前記信号毎の誤り率に乗算す る値を決定し、乗算する乗算手段と、

前記乗算手段から出力された前記信号毎の誤り率を加算し、出力する出力手段 と

を含むことを特徴とする誤り率推定装置。

【請求項13】 複数の伝送方式または符号化率が用いらた信号を受信し、 復号する際、前記信号の誤り率を推定する誤り率推定装置の誤り率推定方法にお いて、 ステートメトリックを生成する際に行われる正規化の回数を、前記複数の伝送 方式毎または符号化率毎にカウントするカウントステップと、

前記カウントステップでカウントされた正規化回数により、前記信号毎の誤り 率を推定する推定ステップと、

前記伝送方式または符号化率のうち、所定の伝送方式または符号化率の前記推 定ステップで推定された前記誤り率の値に応じて、前記信号毎の誤り率に乗算す る値を決定し、乗算する乗算ステップと、

前記乗算ステップから出力された前記信号毎の誤り率を加算し、出力する出力 ステップと

を含むことを特徴とする誤り率推定方法。

【請求項14】 複数の伝送方式または符号化率が用いらた信号を受信し、 復号する際、前記信号の誤り率を推定する誤り率推定装置に、

ステートメトリックを生成する際に行われる正規化の回数を、前記複数の伝送 方式毎または符号化率毎にカウントするカウントステップと、

前記カウントステップでカウントされた正規化回数により、前記信号毎の誤り 率を推定する推定ステップと、

前記伝送方式または符号化率のうち、所定の伝送方式または符号化率の前記推 定ステップで推定された前記誤り率の値に応じて、前記信号毎の誤り率に乗算す る値を決定し、乗算する乗算ステップと、

前記乗算ステップから出力された前記信号毎の誤り率を加算し、出力する出力 ステップと

を含む処理を実行させるコンピュータが読み取り可能なプログラムを提供する ことを特徴とする提供媒体。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は誤り率推定装置および方法、並びに提供媒体に関し、特に、ステートメトリックを求める回路が行う正規化の回数を用いて伝送路上の誤り率を判定する誤り率推定装置および方法、並びに提供媒体に関する。



# 【従来の技術】

現在、放送衛星として打ち上げが予定されているBS4後発機を用いて、デジタル放送サービスを行うことが電波管理審議会で答申されている。このデジタル放送サービスにおいて、伝送路符号化方式として、8PSK (Phase Shift keying)、QPSK (Quadrature PSK)、およびBPSK (Binary PSK) が規定されている。

# [0003]

図23は、送信機と受信機の構成例を示すブロック図である。送信機1は、情報源2、符号化器3、パンクチャリング器4、およびマッピング器5から構成されている。情報源2は、符号化して伝送するデータを、符号化器3に出力する。符号化器3は、入力された1ビットのデータを、符号化率R=1/2で、トレリス符号化し、2ビットの符号語として、パンクチャリング器4に出力する。パンクチャリング器4は、入力された2ビットのデータをパンクチャリングして、マッピング器5に出力する。マッピング器5は、入力された2ビットの符号語を直交変調方式により、4個の信号点のうちの1つの信号点に割り当て、その信号点の1信号とQ信号を伝送路6に出力する。

## [0004]

受信機7は、ビット挿入器8、復号器9、および復号情報10から構成されている。ビット挿入器8は、伝送路6を介して入力された受信信号(I,Q)に対し、ビット挿入を行い、復号器9に出力する。復号器9は、入力された信号に対しトレリス復号を施し、復号情報10として出力する。復号情報10は、復号されたデータを示しており、この復号情報10を図示していない再生装置により再生することにより、画像や音声を得ることができる。

#### [0005]

復号器 9 から出力されるステートメトリックの情報は、監視回路 1 1 に供給される。監視回路 1 1 は、伝送路 6 上の誤り率を判定し、その情報を誤り率情報 1 2 として出力する。この誤り率情報 1 2 は、例えば、データを受信するアンテナの向きを、最も誤り率の低い方向に向けて設置する際のデータとして用いられる



図24は、符号化器3の構成を示すブロック図である。この符号化器3は畳み込み符号化器であり、入力された1ビットのデータb0が、(c1, c0)の2ビットのデータに符号化され、出力される。出力される2ビットのデータc1, c0は、遅延器21,22と排他的論理和回路23,24により構成される演算器により、データb0を演算して生成されるようになされている。

#### [0007]

すなわち、データ b 0 は、遅延器 2 1、排他的論理和回路 2 3、および排他的 論理和回路 2 4 に入力される。遅延器 2 1 に入力されたデータ b 0 は、1 単位時 間遅延され、遅延器 2 2 と排他的論理回路 2 3 に出力される。遅延器 2 2 に入力 されたデータは、さらに1 単位時間遅延され、排他的論理和回路 2 3 と排他的論 理和回路 2 4 に出力される。排他的論理和回路 2 3 は、いま符号化器 3 に入力さ れているデータ b 0、その1 単位時間前に符号化器 3 に入力されたデータ、さら に2 単位時間前に符号化器 3 に入力されたデータの合計 3 つのデータの入力を受 け、これらの 3 つのデータの排他的論理和を演算することにより、出力データ c 1 を生成する。

#### [0008]

排他的論理和回路24は、いま符号化器3に入力されているデータb0と、2 単位時間前に符号化器3に入力されたデータの入力を受け、これら2つのデータ の排他的論理和を演算することにより、出力データc0を生成する。

#### [0009]

このようにして、符号化器3から出力された出力データ(c1, c0)は、パンクチャリング器4に入力される。パンクチャリング器4は、伝送路6に対して、符号化率R=1/2のデータを出力する場合、入力されたデータをそのままマッピング器5に出力し、符号化率R=3/4のデータを出力する場合、入力されたデータをパンクチャリングして、マッピング器5に出力する。

#### [0010]

図25は、パンクチャリングを説明する図である。パンクチャリング器4は、 図25(A)に示すように、入力されたデータ(c1, c0)を、保持している 図 25 (B) に示すパンクチャリングテーブルに従ってパンクチャリングし、データ (p1, p0) を出力する。

# [0011]

図25 (B) に示したパンクチャリングテーブルでは、"1"は入力されたデータがデータp1またはp2として出力されることを示しており、"0"は入力されたデータは出力されない(消去される)ことを示している。例えば、図26 (A) に示したようなデータが入力された場合、図26 (B) に示したデータが出力される。

#### [0012]

すなわち、図26 (A) に示したように、入力データ c 1 としてデータ X 1 乃至 X 6 が、入力データ c 0 としてデータ Y 1 乃至 Y 6 が、それぞれ入力された場合、ただし、データ c 0, c 1 の順で入力されるため、パンクチャリング器 4 には、データ Y 1, X 1, Y 2, X 2, · · · , Y 6, X 6 の順で順次入力された場合、図26 (B) に示したように、出力データ p 1 としてデータ X 1, Y 3, X 4, Y 6 が、出力データ p 0 としてデータ Y 1, X 2, Y 4, X 5 が、それぞれ出力される。ただし、出力データは、データ p 0, p 1 の順で出力されるため、パンクチャリング器 4 からは、データ Y 1, X 1, X 2, Y 3, Y 4, X 4, X 5, Y 6 の順で出力される。

#### [0013]

入力されたデータ Y 1, X 1 は、パンクチャリングテーブルの値 1 の位置に相当するデータなので、そのまま、出力データ P 0, P 1 として出力されるが、入力されたデータ Y 2 は、パンクチャリングテーブルの値 0 の位置に相当するデータのため削除される。そして、次に出力される(パンクチャリングテーブルの値1 の位置に相当する)データ X 2 がデータ P 0 として出力される。以下、同様に、パンクチャリングテーブルの値0 の位置に相当するデータは削除され、パンクチャリングテーブルの値1 に相当するデータは出力される。

#### [0014]

このようにしてパンクチャリング器4から出力されたデータは、マッピング器 5により、図27に示したような信号点にマッピングされる。各信号点は、90 度の等間隔で配置されている。図25で示したp1が、信号点割り当てのMSBに、p0が信号点割り当てのLSBになる。すなわち、信号点の割り当ては、(p1,p0)と表すことができる。

[0015]

マッピング器 5 によりマッピングされたデータは、伝送路 6 を介して受信機 7 のビット挿入器 8 に入力される。図 2 8 は、ビット挿入について説明する図である。ビット挿入は、パンクチャリング器 4 で行われたパンクチャリングと逆の処理、すなわち、符号化率R=1/2のデータを受信した場合、その受信されたデータをそのまま復号器 9 に出力し、符号化率R=3/4のデータを受信した場合、削除されたデータ(ビット)を挿入する処理である。

[0016]

図28(A)に示したように、ビット挿入器8は、入力されたデータ(p1', p0')を、図28(B)に示したデパンクチャリングテーブルに従ってビット挿入し、出力データ(c1', c0')を出力する。図28(B)に示したデパンクチャリングテーブルの値1は、入力されたデータをそのまま出力することを示し、値0は0を挿入する(ビットを挿入する)ことを示している。

[0017]

例えば、図29 (A) に示した入力データ(パンクチャリング器 4 から出力されたデータで、図26 (B) に示したデータ)がビット挿入器 8 に入力された場合、図29 (B) に示したデータが出力される。送信機 1 から送信されたデータは、データp0, p1 の順なので、受信機 7 のビット挿入器 8 に入力される順も、データp0', p1' になる。そして、ビット挿入器 8 から出力されるデータの順は、データp0', p1' になる。

[0018]

従って、入力データp0'として入力されたデータX2は、デパンクチャリングテーブルの値0の位置に相当するデータなので、入力されたデータX2の代わりに0が挿入される形で、データc0'として出力される。そして、データX2は、データc1'として出力される。このように、値0に位置する入力データは、0が挿入されて出力される。

# [0019]

このようにして、ビット挿入器8によりビットが挿入されたデータは、復号器9に出力される。図30は、復号器9の内部構成を示すブロック図である。復号器9は、ブランチメトリック生成器31(以下、BM生成器31と記述する)、ACS(Add,Compare and Select)回路32、およびパスメモリ33から構成されている。復号器9に入力された信号は、まず、伝送路の雑音や歪みのある受信信号点から、本来受信すべき信号点までのユークリッド距離の2乗を計算し、ブランチメトリックとして発生するBM生成器31に入力される。BM生成器31で発生されたブランチメトリックは、ACS回路32により、畳み込み符号のトレリスに従って、累積計算され、比較されることで、各状態のステートメトリックが計算される。

#### [0020]

図31は、ACS回路32により行われるステートメトリックの算出について説明するトレリス遷移図である。時刻t+1におけるステート00に入るパスとしては、時刻tにおけるステート00でBM00が選択された場合と、時刻tにおけるステート01でBM11が選択された場合の、2つのパスが考えられる。時刻tのステート00のステートメトリックにBM00の値を加算した値と、時刻tのステート01のステートメトリックにBM11を加算した値とが比較され、値の小さいパスが、時刻t+1の時のステート00のステートメトリックとして用いられる。

#### [0021]

同様に、時刻 t+1 の時のステート 01, 10, 11 のステートメトリックも 算出される。

#### [0022]

ACS回路32は、上述したように、符号化側(伝送側)の状態遷移を類推しながら、パスメモリ33を制御する。伝送路での雑音や歪みが無ければ、入力された信号は、本来の送信信号点に一致するので、BM生成器31は、送信した信号点に関するブランチメトリックは0を、その他のブランチメトリックは信号点間の距離の2乗を、それぞれ発生する。従って、ACS回路32において、これらの

ブランチメトリックが状態遷移図に従って累積加算され、ステートメトリックが 計算されると、本来のパスに関しては、ステートメトリックは 0 のままであるが 、その他のパスに関しては、ステートメトリックが大きな値を持つことになるの で、このことから送信信号系列を推定することが可能となる。

[0023]


ここで、入力された信号に雑音が乗っていた場合を考える。入力された信号は、本来の送信信号点と雑音が加算されているため、本来の送信信号点に関するブランチメトリックは必ずしも0になるとは限らず、雑音電力による不確定性を有する。同様に、その他のブランチメトリックに関しても、信号点間距離の2乗は、雑音電力に依存した不確定性を有する。しかしながら、雑音電力が小さいとき、送信信号系列は、ACS回路32にて、これらのブランチメトリックを状態遷移図に従って、累積加算し、ステートメトリックを計算すると、本来のパスに関しては、ステートメトリックは小さな値であるが、その他のパスに関しては、ステートメトリックが大きな値を持つことになることから、送信信号系列を推定することができる。

[0024]

図32はACS回路32の構成を示すブロック図である。ACS回路32は、ステート00、01,10,11の、それぞれのステートメトリックを求めるステート00生成部41、ステート01生成部42、ステート10生成部43、およびステート11生成部44とから構成されている。ステート00生成部41は、加算器45-1,46-1とセレクタ47-1から構成されている。加算器45-1には、時刻tにおけるステート00のステートメトリックとBM00が入力され、加算される。同様に、加算器46-1には、時刻tにおけるステート01のステートメトリックとBM11が入力され、加算される。

[0025]

セレクタ47-1は、加算器45-1と加算器46-1とから、それぞれ入力 された値を比較し、値の小さい方をレジスタ48-1に出力する。レジスタ48 -1は、セレクタ47-1から出力された時刻t+1におけるステート00のステートメトリックの値を、次の時刻t+2のステート00のステートメトリック



[0026]

ステート01生成部42は、加算器45-2,46-2とセレクタ47-2から構成されている。加算器45-2には、時刻tにおけるステート10のステートメトリックとBM10が入力されて加算され、加算器46-2には、時刻tにおけるステート11のステートメトリックとBM01が入力されて加算される。セレクタ47-2は、加算器45-2と加算器46-2とから、それぞれ入力された値を比較し、値の小さい方をレジスタ48-2に出力する。レジスタ48-2は、セレクタ47-2から出力された時刻t+1におけるステート01のステートメトリックの値を、次の時刻t+2のステート01のステートメトリックを求める際の値として記憶するとともに、パスメモリ33にも出力する。

[0027]

ステート10生成部43は、加算器45-3,46-3とセレクタ47-3から構成されている。加算器45-3には、時刻tにおけるステート00のステートメトリックとBM11が入力されて加算され、加算器46-3には、時刻tにおけるステート01のステートメトリックとBM00が入力されて加算される。セレクタ47-3は、加算器45-1と加算器46-3とから、それぞれ入力された値を比較し、値の小さい方をレジスタ48-3に出力する。レジスタ48-3は、セレクタ47-3から出力された時刻t+1におけるステート10のステートメトリックの値を、次の時刻t+2のステート10のステートメトリックを求める際の値として記憶するとともに、パスメモリ33にも出力する。

[0028]

ステート11生成部44は、加算器45-3,46-3とセレクタ47-4から構成されている。加算器45-4には、時刻tにおけるステート10のステートメトリックとBM01が入力され、加算され、加算器46-4には、時刻tにおけるステート11のステートメトリックとBM10が入力され、加算される。セレクタ47-4は、加算器45-1と加算器46-4とから、それぞれ入力された値を比較し、値の小さい方をレジスタ48-4に出力する。レジスタ48-4は、セレクタ47-4から出力された時刻t+1におけるステート11のステ

ートメトリックの値を、次の時刻 t + 2 のステート 1 1 のステートメトリックを 求める際の値として記憶するとともに、パスメモリ 3 3 にも出力する。

[0029]

しかしながら、上述したACS回路32のビット長は有限であるので、ブランチメトリックの加算によるオーバーフローを起こしてしまうので、オーバーフローを起こさないように処理する必要がある。このように、オーバーフローを起こさないように処理することを正規化と称する。図33に正規化を行いながらステートメトリックを算出するACS回路32の構成を示す。

[0030]


図33に示したACS回路32の構成においては、ステート00生成部41から出力された値は減算器51-1を介してレジスタ48-1に供給され、ステート01生成部42から出力された値は減算器51-2を介してレジスタ48-2に供給され、ステート10生成部43から出力された値は減算器51-3を介してレジスタ48-3に供給され、ステート11生成部44から出力された値は減算器51-4を介してレジスタ48-4に供給される。レジスタ48-1乃至48-4からの出力は、それぞれパスメモリ33と最小値演算回路52に入力される

[0031]

最小値演算回路 5 2 は、レジスタ4 8 - 1 乃至4 8 - 4 から出力されたステートメトリックの最小値を演算し、その値を減算器 5 1 - 1 乃至 5 1 - 4、パスメモリ3 3、および監視回路 1 1 に出力する。減算器 5 1 - 1 乃至 5 1 - 4 は、それぞれ対応するステート生成部 4 1 乃至 4 4 から入力された値から、最小値演算回路 5 2 から入力された値を減算する。このようにして、正規化が行われる。

[0032]

図34は、監視回路11の構成を示すブロック図である。監視回路11は、累計加算器61とテーブル62とから構成されている。累計加算器61は、所定時間当たりの最小ステートメトリックの値を累計し、その累計和をテーブル62に出力する。テーブル62は、ROM (Read Only Memory) などから構成されており、累計加算器61から出力された値とノイズとが関連付けられたテーブルを用い



[0033]

図35は、累計加算器61の構成を示すブロック図である。タイマ71は、所定の周期でパルスを発生し、そのパルスを最小SM(ステートメトリック)値累計装置72に供給する。最小SM値累計装置72には、最小値演算回路52(図33)から出力されたステートメトリックの最小値と、最小SM値累計装置72から出力され、フィードバックされた値が入力される。また、最小SM値累計装置72から出力された値とタイマ71で発生されたパルスは、レジスタ73にも供給される。

[0034]

図36のタイミングチャートを参照して、図35に示した累計加算器61の動作を説明する。タイマ71により発生されるパルス(図36(A))は、最小S M値の累計をリセットするためのリセットパルスであり、最小S M値累計装置72は、所定の時刻tに発生されたパルスと、その次の時刻t+1で発生されたパルスとの間に入力された最小S M値を累計し、その値をレジスタ73に出力する

[0035]

最小SM値累計装置72に、最小SM値として、図36(B)に示したような値が入力されると、図36(C)に示したような値が出力される。すなわち、最小SM値累計装置72は、時刻tにおいて、タイマ71からのパルスが入力されると、累計値を0にリセットする。そして、時刻t乃至t+1の間に入力された最小SM値を順次累計していく。そして、再び時刻t+1において、タイマ71からのパルスが入力されると、累計値がリセットされて0とされる。

[0036]

レジスタ73は、タイマ71からのパルスが入力された時点に最小SM値累計装置72から入力された値を記憶し、その値をテーブル62に出力する。

[0037]

図37は、テーブル62に記憶されているテーブルの一例を示す図である。伝 送方式がQPSKであり、符号化率R=1/2の場合、図37(A)に示したテーブ ルに従って伝送路上のデータの伝送誤り率(C/N)の大きさが判定される。また、伝送方式がQPSKであり、符号化率R=3/4の場合、図37(B)に示したテーブルに従って伝送路上のデータの伝送誤り率の大きさが判定される。

[0038]

# 【発明が解決しようとする課題】

上述した伝送路上の誤り率を判定するには、最小ステートメトリックの値を算出する最小値演算回路52、最小値演算回路52からの出力を累計する最小SM 値累計装置72、および累計した値を記憶するレジスタ73が必要であった。これらの回路(装置)は、送信機1から送信される送信信号点の数(状態数)(上述した例では4状態)が増加するに従って、その回路規模が大きくなるといった課題があった。

#### [0039]

また、状態数の増加に伴い、演算時間も増大するといった課題があった。さらに、BSの伝送方式においては、時分割に異なる伝送方式が用いられて伝送されることが提案されている。複数の伝送方式が用いられた場合、図34に示したような監視回路11では、伝送誤り率を判定する事が困難になるといった課題があった。

#### [0040]

本発明はこのような状況に鑑みてなされたものであり、ステートメトリックを 求める回路において行われる正規化の回数を用いて伝送路上の誤り率を判定する ことにより、演算時間の短縮や回路規模の縮小を可能にするものである。

[0041]

#### 【課題を解決するための手段】

請求項1に記載の誤り率推定装置は、ステートメトリックを生成する際に行われる正規化の回数を、所定時間内カウントするカウント手段と、カウント手段によりカウントされた正規化回数により、信号の誤り率を推定する推定手段とを含むことを特徴とする。

[0042]

請求項5に記載の誤り率推定方法は、ステートメトリックを生成する際に行わ

れる正規化の回数を、所定時間内カウントするカウントステップと、カウントス テップでカウントされた正規化回数により、信号の誤り率を推定する推定ステップとを含むことを特徴とする。

#### [0043]

請求項6に記載の提供媒体は、誤り率推定装置に、ステートメトリックを生成する際に行われる正規化の回数を、所定時間内カウントするカウントステップと、カウントステップでカウントされた正規化回数により、信号の誤り率を推定する推定ステップとを含む処理を実行させるコンピュータが読み取り可能なプログラムを提供することを特徴とする。

#### [0044]


請求項7に記載の誤り率推定装置は、信号の伝送方式または符号化率を判定する判定手段と、ステートメトリックを生成する際に行われる正規化の回数を、複数の伝送方式毎または符号化率毎にカウントするカウント手段と、カウント手段によりカウントされた正規化回数により、信号毎の誤り率を推定する推定手段と、推定手段により推定された信号毎の誤り率のうちの1つを選択する選択手段とを含むことを特徴とする。

#### [0045]

請求項10に記載の誤り率推定方法は、信号の伝送方式または符号化率を判定する判定ステップと、ステートメトリックを生成する際に行われる正規化の回数を、複数の伝送方式毎または符号化率毎にカウントするカウントステップと、カウントステップでカウントされた正規化回数により、信号毎の誤り率を推定する推定ステップと、推定ステップで推定された信号毎の誤り率のうちの1つを選択する選択ステップとを含むことを特徴とする。

#### [0046]

請求項11に記載の提供媒体は、信号の伝送方式または符号化率を判定する判定ステップと、ステートメトリックを生成する際に行われる正規化の回数を、複数の伝送方式毎または符号化率毎にカウントするカウントステップと、カウントステップでカウントされた正規化回数により、信号毎の誤り率を推定する推定ステップと、推定ステップで推定された信号毎の誤り率のうち、1つを選択する選



#### [0047]

請求項12に記載の誤り率推定装置は、ステートメトリックを生成する際に行われる正規化の回数を、複数の伝送方式毎または符号化率毎にカウントするカウント手段と、カウント手段によりカウントされた正規化回数により、信号毎の誤り率を推定する推定手段と、伝送方式または符号化率のうち、所定の伝送方式または符号化率の推定手段により推定された誤り率の値に応じて、信号毎の誤り率に乗算する値を決定し、乗算する乗算手段と、乗算手段から出力された信号毎の誤り率を加算し、出力する出力手段とを含むことを特徴とする。

#### [0048]

請求項13に記載の誤り率推定方法は、ステートメトリックを生成する際に行われる正規化の回数を、複数の伝送方式毎または符号化率毎にカウントするカウントステップと、カウントステップでカウントされた正規化回数により、信号毎の誤り率を推定する推定ステップと、伝送方式または符号化率のうち、所定の伝送方式または符号化率の推定ステップで推定された誤り率の値に応じて、信号毎の誤り率に乗算する値を決定し、乗算する乗算ステップと、乗算ステップから出力された信号毎の誤り率を加算し、出力する出力ステップとを含むことを特徴とする。

#### [0049]

請求項14に記載の提供媒体は、ステートメトリックを生成する際に行われる 正規化の回数を、複数の伝送方式毎または符号化率毎にカウントするカウントス テップと、カウントステップでカウントされた正規化回数により、信号毎の誤り 率を推定する推定ステップと、伝送方式または符号化率のうち、所定の伝送方式 または符号化率の推定ステップで推定された誤り率の値に応じて、信号毎の誤り 率に乗算する値を決定し、乗算する乗算ステップと、乗算ステップから出力され た信号毎の誤り率を加算し、出力する出力ステップとを含む処理を実行させるコ ンピュータが読み取り可能なプログラムを提供することを特徴とする。 [0050]

請求項1に記載の誤り率推定装置、請求項5に記載の誤り率推定方法、および 請求項6に記載の提供媒体においては、ステートメトリックを生成する際に行わ れる正規化の回数が、所定時間内カウントされ、そのカウントされた正規化回数 により、信号の誤り率が推定される。

[0051]

請求項7に記載の誤り率推定装置、請求項10に記載の誤り率推定方法、および請求項11に記載の提供媒体においては、ステートメトリックを生成する際に行われる正規化の回数が、複数の伝送方式毎または符号化率毎にカウントされ、そのカウントされた正規化回数により、信号毎の誤り率が推定され、そのうちの1つが選択されて出力される。

[0052]

請求項12に記載の誤影率推定装置、請求項33に記載の誤り率推定方法、および請求項14に記載の提供媒体においては、ステートメトリックを生成する際に行われる正規化の回数がで複数の伝送方式毎または符号化率毎にカウントされ、そのカウントされた正規化回数により、信号毎の誤り率が推定され、所定の伝送方式または符号化率の推定手段により推定された誤り率の値に応じて、信号毎の誤り率に乗算する値が決定され、乗算され、さらに加算されて出力される。

[0053]

#### 【発明の実施の形態】

本発明を適用する送信機と受信機は、それぞれ図23に示した従来の場合と基本的に同様の構成とされているので、その説明は省略する。本発明では、受信機側において行われる伝送路上の誤り率の判定の仕方が、従来と異なっている。そこで、まず最初に、復号器9のACS回路32の構成について、図1を参照して説明する。

[0054]

図1は、全ステートのステートメトリックの上位1ビットのデータを用いて正 規化を行い、ステートメトリックを求めるACS回路32の構成を示すブロック図 である。ステート00のステートメトリックを生成するステート00生成部41 から出力されたNビットのデータのうち、最上位の1ビットは、排他的論理和を 演算するEXOR (exclusive OR) 回路81-1を介してレジスタ48-1に入力され、最上位の1ビットを除くN-1ビットは、EXOR回路81-1を介さずにレジ スタ48-1に入力される。EXOR回路81-1には、論理積を演算するAND回路 82からのデータも入力される。レジスタ48-1から出力されたデータは、パスメモリ33に供給されると共に、最上位の1ビットは、AND回路82にも供給 される。

#### [0055]

同様に、ステート01生成部42から出力されたNビットのデータのうち、最上位の1ビットは、EXOR回路81-2を介してレジスタ48-2に入力され、最上位の1ビットを除くN-1ビットは、EXOR回路81-2を介さずにレジスタ48-2に入力される。EXOR回路81-2には、AND回路82からのデータも入力される。レジスタ48-2から出力されたデータは、パスメモリ33に供給されると共に、最上位の1ビットは、AND回路82にも供給される。

#### [0056]

また、ステート 10 生成部 43 から出力された N ビットのデータのうち、最上位の 1 ビットは、EXOR回路 81-3 を介してレジスタ 48-3 に入力され、最上位の 1 ビットを除く N-1 ビットは、EXOR回路 81-3 を介さずにレジスタ 48-3 に入力される。EXOR回路 81-3 には、AND回路 82 からのデータも入力される。レジスタ 48-3 から出力されたデータは、パスメモリ 33 に供給されると共に、最上位の 1 ビットは、AND回路 82 にも供給される。

#### [0057]

さらに、ステート11生成部44から出力されたNビットのデータのうち、最上位の1ビットは、EXOR回路81-4を介してレジスタ48-4に入力され、最上位の1ビットを除くN-1ビットは、EXOR回路81-4を介さずにレジスタ48-4に入力される。EXOR回路81-4には、AND回路82からのデータも入力される。レジスタ48-4から出力されたデータは、パスメモリ33に供給されると共に、最上位の1ビットは、AND回路82にも供給される。



AND回路82は、レジスタ48-1乃至48-4から出力されたデータの上位 1ビットが全て1のときは1を出力し、それ以外のときは0を出力する。各ステートのステートメトリックの値が徐々に増加していき、最小ステートメトリックの最上位の1ビットが1になったときに、排他的論理和演算 (EXOR回路81-1乃至81-4)を用いて、全ステートのステートメトリックの最上位ビットを0とすることで、正規化が行われる。

#### [0059]

図2は、監視回路11の構成を示すブロック図である。監視回路11は、正規 化回数累計回路91とテーブル92とから構成されている。正規化回数累計回路 91には、ACS回路32から正規化情報が入力される。正規化情報は、ACS回路3 2により正規化が行われる毎に監視回路11に出力される情報である。

#### [0060]

図3は、正規化回数累計回路91の構成を示すブロック図である。正規化回数累計回路91は、タイマ101、正規化回数累計カウンタ102、およびレジスタ103から構成されている。ACS回路32から出力された正規化情報は、正規化回数累計カウンタ102には、在回数累計カウンタ102には、タイマ101で所定時間毎に発生されるパルスも入力される。また、タイマ101で発生されたパルスは、レジスタ103にも出力される。レジスタ103には、正規化回数累計カウンタ102からの出力も入力される。

#### [0061]

図4のタイミングチャートを参照して、図3に示した正規化回数累計回路91の動作について説明する。図4(A)に示したように、タイマ101により、1単位時間毎に、パルスが発生され、その発生されたパルスは、正規化回数累計カウンタ102とレジスタ103に供給される。図4(B)に示したように、ACS回路32から正規化情報が出力された場合、正規化回数累計カウンタ102は、その入力回数をカウントする。図4に示した例では、1単位時間に8回の正規化情報が入力されている。



正規化回数累計カウンタ102は、タイマ101から供給されるパルス毎に、カウンタ値をレジスタ103に出力する(図4(D))と共に、その値を0にリセットする。このようにして、レジスタ103に出力され、記憶されたカウンタ値は、タイマ101からのパルスが入力されたときに、テーブル92に出力される。

# [0063]

図5は、テーブル92が記憶しているテーブルの一例を示す図である。図5に示したテーブルは、正規化回数累計回路91のレジスタ103から出力されたカウンタ値(計数値)と、その計数値から推定される伝送路6の伝送誤り率の値(BER: Bit Error Rate)との対応を示している。図5(A)は、伝送方式がQPSK方式で、符号化率R=1/2の場合のテーブルであり、図5(B)は、伝送方式がQPSKがQPSK方式で、符号化率R=3/4の場合のテーブルである。

# [0064]

例えば、伝送方式がQPSK方式で符号化率R=1/2の場合で、レジスタ103から供給された計数値が355以上のとき、伝送路6の誤り率情報12(図23)として出力される値は、 $0.50\times10^{-3}$ である。同様に、伝送方式、符号化率、および計数値に対応した値からテーブルに基づいて算出された値が、誤り率情報12として出力される。

#### [0065]

図6は、誤り率情報12として、CN比 (Carrier to Noise Ratio)を出力する場合のテーブルを示している。図6 (A) は、伝送方式がQPSK方式で、符号化率R=1/2の場合のテーブルであり、図6 (B) は、伝送方式がQPSK方式で、符号化率R=3/4の場合のテーブルである。例えば、伝送方式がQPSK方式で、符号化率R=1/2の場合で、レジスタ103から供給された計数値が355以上のとき、伝送路6の誤り率情報12として出力される値は、3.00 (dB)である。

[0066]

図7は、監視回路11の他の構成を示すブロック図である。図7に示した監視

回路11は、正規化回数累計回路91と関数演算回路111から構成されている。関数演算回路111は、誤り率情報12を推定するのに、図5や図6で示したテーブルを用いず、これらのテーブルから算出される関数fを用いて推定する。

[0067]

図5 (A) に示した、伝送方式がQPSK方式で符号率Rが1/2の場合のテーブルにおいて、計数値が345乃至354 (代表値を350とする)のとき、BERは1.09×10<sup>-3</sup>であり、計数値が335乃至344 (代表値を340とする)のとき、BERは0.80×10<sup>-2</sup>である。換言すると、計数値が350から340に、10だけ減ると、BERの値としては約4倍になることがわかる。このことを考慮し、関数演算回路111に用いる式を算出すると、次式(1)に示すようになる。

f (input) = 0.0005
$$\times$$
4  $((360-input)/10)$  ・・・ (1)式 (1)において、inputは、正規化回数累計回路91から入力される計数値を表す。

[0068]

なお、式(1)において、inputとして取り得る計数値の範囲は3.3.5以上3.5.4以下である。計数値が3.3.4以下の場合、誤り率情報1.2として $0.2\times1.0^{-1}$ が出力され、計数値が3.5.5以上の場合、誤り率情報1.2として $0.5\times1.0^{-3}$ が出力される。

[0069]

これは、関数 f により得られる値と、テーブルを作成する際に用いた値との間に差が生じる(関数 f に従わなくなる)からである。このように、実用範囲において、問題のない範囲では関数 f を用い、その他の範囲においては、計数値にあった値を出力するようにする。

[0070]

同様に、図5(B)の伝送方式がQPSK方式で符号率Rが3/4の場合のテーブルの場合に対応する関数fとして、次式(2)が導かれる。

f (input) = 0. 0033  $\times$  3 ((580-input)/10) ... (2)

式(2)において、inputとして取り得る計数値の範囲は、545以上565以

下である。計数値が544以下の場合、誤り率情報12として $1.90 \times 10^{-1}$ が出力され、計数値が565以上の場合、誤り率情報12として $4.80 \times 10^{-3}$ が出力される。

[0071]

図 6 (A) に示した伝送方式がQPSK方式で符号率Rが1/2の場合のテーブルに対応する関数 f として、次式 (3) が導かれる。

 $f (input) = 0.05 \times (input - 300) \cdot \cdot \cdot (3)$ 

式(3)において、inputとして取り得る計数値の範囲は、335以上355以下である。計数値が334以下の場合、誤り率情報12として1.50が出力され、計数値が355以上の場合、誤り率情報12として3.00が出力される。

[0072]

図6(B)に示した伝送方式がQPSK方式で符号率Rが3/4の場合のテーブルに対応する関数fとして、次式(4)が導かれる。

f (input) = 0.  $0.25 \times (input - 5.00) \cdot \cdot \cdot (4)$ 

式(4)において、inputとして取り得る計数値の範囲は、544以上565以下である。計数値が544以下の場合、誤り率情報12として0.85が出力され、計数値が565以上の場合、誤り率情報12として2.20が出力される。

[0073]

図8にテーブルを作成する際にもととなるデータと、式(1)乃至式(4)のうちの、いずれか1つの式で得られるグラフとの関係を示す。図8からわかるように、式(1)乃至式(4)は、点線内に存在するテーブルの値との近似式である。点線外では、テーブルの値とは近似しないため、上述したように、式(1)乃至式(4)を用いて誤り率情報12を得るのではなく、所定の値を出力するようにする。なお、実用の際に、式(1)乃至式(4)で得られるBERまたはC/N値で十分な場合、この式(1)乃至式(4)で得られる範囲外は、誤り率情報12を出力しないようにしてもよい。

[0074]

上述した説明においては、伝送方式がQPSK方式で、符号率Rが1/2または3/4の、どちらか一方である場合を説明したが、異なる伝送方式や符号率Rが混

在する場合がある。例えば、図9に示すように、伝送方式はQPSK方式だが、その符号率Rが1/2と3/4が混在する場合を例に挙げて、以下の説明をする。

[0075]

図10は、異なる符号率Rが混合する場合の復号器9と監視回路11の構成を示すブロック図である。この構成においては、監視回路11に、ビット挿入器8(図23)から符号率Rに関する情報が入力される。ビット挿入器8は、符号率Rを判定し、符号率Rが1/2の信号が入力された場合、その信号をそのまま復号器9に出力し、符号率Rが3/4の信号が入力された場合、デパンクチャリングすることによりビット挿入し、その信号を復号器9に出力するようにされており、監視回路11には、判定された符号率Rの情報が入力される。

[0076]

図11は、図10に示した監視回路11の構成を示すブロック図である。この 構成における正規化回数累計回路91には、ACS回路32からの正規化情報とビット挿入器8からの符号化率情報が入力される。

[0077]

図12は、図11に示した正規化回数累計回路91の構成を示すブロック図である。この構成においては、タイマ101と正規化回数累計カウンタ102に、符号化率情報が入力される。正規化回数累計カウンタ102には、正規化情報とタイマ101から出力されたパルスも入力される。レジスタ103には、正規化回数累計カウンタ102からの出力とタイマ101からのパルスが入力される。

[0078]

図13のタイミングチャートを参照して、図12に示した正規化回数累計回路 91の動作について説明する。図13(A)に示したように伝送方式はQPSK方式 で共通だが、その符号化率Rが、1/2,3/4,1/2の順で変化する場合で、図13(B)に示したように、タイマ101においてパルスが発生される場合 について説明する。タイマ101において発生される所定の時刻のパルスと、その次の時刻のパルスとの間隔を1単位時間とする。

[0079]

ここで、例えば、符号化率情報を、符号化率R=1/2のとき1、符号化率R

=3/4のとき0とすると、図13(A)に示したように符号化率Rが変化する場合、符号化率情報は、図13(C)に示したようになる。そして、正規化情報が、図13(D)に示したように、1単位時間内で、符号化率R=1/2の時、6回、符号化率R=3/4の時、2回、合計8回の正規化情報が正規回数累計カウンタ102に入力された場合、正規化回数累計カウンタ102は、同一の符号化率Rの時の正規化の回数、換言すれば、符号化率情報が1の間のときしか、正規化の回数をカウントしない。

[0080]

すなわち、図13(E)に示した例では、符号化率R=1/2の時の正規化回数しかカウントしないので、1単位時間の正規化回数として、レジスタ103から、テーブル92に出力される値としては6となる。

[0081]

テーブル92は、このようにして入力された値と、記憶しているテーブルを用いて、誤り率情報12を算出して出力する。テーブル92が記憶するテーブルとしては、図5に示したテーブル、または図6で示したテーブルを用いることが可能である。また、関数fにより誤り率情報12を求めるようにしても良い。

[0082]

図14は、異なる伝送方式や符号化率Rが混在する場合に誤り率情報12を推定する監視回路11の他の構成を示すブロック図である。この構成においては、符号化率Rが1/2の信号と3/4の信号とを分けて誤り率情報12を推定する。正規化回数累計回路91-1と正規化回数累計回路91-2には、ACS回路32からの正規化情報が入力される。ビット挿入器8からの符号化率情報は、正規化回数累計回路91-2とセレクタ122に供給されると共に、NOT回路121を介して正規化回数累計回路91-1にも供給される。正規化回数累計回路91-1に入力される符号化率情報は、NOT回路121を介して入力されるため、正規化回数累計回路91-2とは相反する情報が入力される。

[0083]

正規化回数累計回路 91-1 から出力された情報はテーブル 92-1 に、正規 化回数累計回路 91-2 から出力された情報はテーブル 92-2 に、それぞれ入 力される。テーブル92-1とテーブル92-2から出力された情報は、それぞれ、セレクタ122に入力される。セレクタ122は、入力された符号化情報に基づき、テーブル92-1,92-2から入力された情報のうちの、一方を選択して出力する。

#### [0084]


正規化回数累計回路91-1と正規化回数累計回路91-2は、それぞれ、図12に示したような構成である。正規化回数累計回路91-1は、符号化率情報が符号化率R=1/2のとき入力された正規化回数をカウントし、正規化回数累計回路91-2は符号化率情報が符号化率R=3/4のとき入力された正規化回数をカウントする。上述したように、正規化回数累計回路91-1と正規化回数累計回路91-2に入力される符号化率情報は、互いに相反する情報が入力されるので、一方が正規化回数をカウントしている間、他方はカウントを行わない。

#### [0085]

このようにして正規化回数累計回路 9 1 - 1, 9 1 - 2によりカウントされた正規化回数は、それぞれ対応するテーブル 9 2 - 1, 9 2 - 2に出力される。テーブル 9 2 - 1には、図 5 (A)と図 6 (A)に示したテーブルが記憶されており、テーブル 9 2 - 2には、図 5 (B)と図 6 (B)に示したテーブルが記憶されている。テーブル 9 2 - 2は、それぞれ記憶しているテーブルに従って、誤り率情報 1 2を推定し、その結果をセレクタ 1 2 2に出力する。セレクタ 1 2 2は、入力された符号化率情報が示す符号率に対応するテーブル 9 2 - 1, 9 2 - 2からの入力を選択し、誤り率情報 1 2として出力する。

#### [0086]

図15は、監視回路11の他の構成を示すブロック図である。この構成におけるセレクタ131は、符号化情報を用いずにテーブル92-1,92-2からの入力を選択して出力する。セレクタ131の構成を図16に示す。セレクタ131には、定数Cが記憶されており、この定数Cと入力された値とを比較することにより、出力する情報を決定する。すなわち、input0をテーブル92-1からの入力とし、input1をテーブル92-2からの入力とした場合、input0が定数Cよりも大きい場合、input0を誤り率情報12として出力し、input0が定数C



[0087]

図17はセレクタ131の他の構成を示すブロック図である。このセレクタ131は、入力された値に所定の重み付けを行った値を出力する。乗算器141-1には、テーブル92-1からの情報が入力され、乗算器141-2には、テーブル92-2からの情報が入力される。乗算器141-1,141-2は、それぞれ入力された値に、所定の値を乗算し、その値を加算器142に出力する。加算器142は、入力された値を加算して出力する。

[0088]

図18は、乗算器141-1,141-2により乗算される重み付けの値を示すテーブルである。このテーブルは、図示されていない記憶部に記憶されており、必要に応じて、セレクタ131の乗算器141-1と乗算器141-2に供給される。また、このテーブルは、図6に示したテーブルに対応したテーブルである。重み付けの為の値は、符号化率R=1/2の方の誤り率情報12(テーブル91-1から出力される情報)をもとに決定される。例えば、乗算器141-1に入力されたテーブル92-1からの情報が、2.5の場合、乗算器141-1には、重み付けの値として1.0が、乗算器141-2には、重み付けの値として0.0が供給される。

[0089]

図19は、重み付けの値としての他のテーブルである。このテーブルにおいては、符号化率R=3/4の正規化累計数の情報をもとに、重み付けを行う場合のテーブルである。このテーブルに従って、重み付けを行う場合、乗算器141-1と乗算器141-2(図17)に、それぞれ正規化回数累積回路91-2からの出力が供給されるようにする。そして、乗算器141-1,141-2は、それぞれ、入力された正規化情報に基づいて、テーブル92-1,92-2から入力された値に対して重み付けを行い出力する。例えば、正規化回数累計回路91-2から出力された正規化累計数の情報が570の場合、乗算器141-1は、テーブル92-1から入力された値に、0.0を乗算し、乗算器141-2は、

テーブル92-2から入力された値に、1.0を乗算して加算器142に出力する。

#### [0090]

上述した説明においては、テーブル92-1,92-2は、記憶心でいるテーブルから誤り率情報12を推定するようにしたが、上述した関数を用いて推定するようにしてもよい。すなわち、テーブル92-1の代わりに、式(3)の関数を用いた関数演算回路を用い、テーブル92-2の代わりに、式(2)の関数を用いた関数演算回路を用いるようにしても良い。

#### [0091]

異なる伝送方式(符号化率)で伝送された2以上の信号を同時に受信し、処理する場合の監視回路11について以下に説明する。図20は、異なる伝送方式で伝送された2つの信号を同時に受信し、処理する監視回路11を含む受信機の構成を示すブロック図である。監視回路21は、復号器9と復号器200両方から正規化情報が入力される。

#### [0092]

図21は。図20の監視回路1の構成を示すブロック図である。正規化回数累計回路91-1には、符号器9の正規化情報が入力され、正規化回数累計回路91-2には、符号器9'の正規化情報が入力される。正規化回数累計回路91-1から出力された情報は、テーブル92-1に入力され、正規化回数累計回路91-2から出力された情報は、テーブル92-2に入力される。テーブル92-1,92-2から出力された情報は、それぞれセレクタ131に入力される。

## [0093]

正規化回数累計回路 9 1 - 1, 9 1 - 2 は、それぞれ図 3 に示したような構成とされており、正規化回数累計回路 9 1 - 1 は、符号化率 R = 1 / 2 の信号の正規化回数を累計し、正規化回数累計回路 9 1 - 2 は、符号化率 R = 3 / 4 の信号の正規化回数を累計する。テーブル 9 2 - 1 は、図 6 (A)のテーブルを記憶し、テーブル 9 2 - 2 は、図 6 (B)のテーブルを記憶しているとする。そして、セレク 9 1 3 1 は、図 1 7 に示したような構成をしており、図 2 2 に示すテーブルを記憶し、この記憶されているテーブルに基づいて、入力された値に対して重



[0094]

図22に示したテーブルは、符号化率R=3/4の誤り率情報12の推定値(テーブル92-2から出力された情報)をもとに、重み付けを行う場合のテーブルを示している。例えば、テーブル92-2から出力された推定値が、2.5の場合、セレクタ131は、図22に示したテーブルに基づき、テーブル92-1から入力された推定値に1.0を乗算し、テーブル92-2から入力された推定値に0.0を乗算し、これらの値を加え合わせた値を出力する。

[0095]

上述したように、ステートメトリックを求めるACS回路32で行われる正規化回数をもとに伝送路上の誤り率を算出するようにしたので、回路規模を小型化、簡略化することが可能である。また、異なる伝送方式や符号率で伝送された信号に対しても、適切に誤り率情報を推定することが可能となる。

[0096]

本明細書中において、上記処理を実行するコンピュータプログラムをユーザに 提供する提供媒体には、磁気ディスク、CD-ROMなどの情報記録媒体の他、インタ ーネット、デジタル衛星などのネットワークによる伝送媒体も含まれる。

[0097]

#### 【発明の効果】

以上の如く請求項1に記載の誤り率推定装置、請求項5に記載の誤り率推定方法、および請求項6に記載の提供媒体によれば、ステートメトリックを生成する際に行われる正規化の回数を、所定時間内カウントし、そのカウントされた正規化回数により、信号の誤り率を推定するようにしたので、信号の誤り率を推定する装置の構成を小型化し、高速に演算する事が可能となる。

[0098]

請求項7に記載の誤り率推定装置、請求項10に記載の誤り率推定方法、および請求項11に記載の提供媒体によれば、ステートメトリックを生成する際に行われる正規化の回数を、複数の伝送方式毎または符号化率毎にカウントし、そのカウントされた正規化回数により、信号毎の誤り率を推定するようにしたので、

信号の誤り率を推定する装置の構成を小型化し、高速に演算する事が可能となる

[0099]

請求項12に記載の誤り率推定装置、請求項13に記載の誤り率推定方法、および請求項14に記載の提供媒体によれば、ステートメトリックを生成する際に行われる正規化の回数を、複数の伝送方式毎または符号化率毎にカウントし、そのカウントされた正規化回数により、信号毎の誤り率を推定し、所定の伝送方式または符号化率の推定手段により推定された誤り率の値に応じて、信号毎の誤り率に乗算する値を決定し、乗算し、さらに加算して出力するようにしたので、亜信号の誤り率を推定する装置の構成を小型化し、高速に演算する事が可能となる

#### 【図面の簡単な説明】

【図1】

ACS回路32の構成を示すブロック図である。

【図2】

本発明を適用した監視回路11の構成を示すブロック図である。

【図3】

図2の正規化回数累計回路91の構成を示すブロック図である。

【図4】

図3の正規化回数累計回路91の動作を説明するタイミングチャートである。

【図5】

テーブル92に記憶されるテーブルを示す図である。

【図6】

テーブル92に記憶されるテーブルを示す図である。

【図7】

監視回路11の他の構成を示すブロック図である。

【図8】

図7の関数演算回路111の関数について説明する図である。



異なる符号化率のフレーム構造を説明する図である。

【図10】

復号器9の他の構成について説明する図である。

【図11】

図10の監視回路11の構成を示すブロック図である。

【図12】

図11の正規化回数累計回路91の構成を示すブロック図である。

【図13】

図12の正規化回数累計回路91の動作を説明するタイミングチャートである

【図14】

監視回路 1 1 の他の構成例を示すブロック図である。

【図15】

監視回路 11 のさらに他の構成例を示すブロック図である。

【図16】

図15のセレクタ131の構成を示す図である。

【図17】

セレクタ131の構成を示す図である。

【図18】

セレクタ131に記憶されているテーブルを示す図である。

【図19】

セレクタ131に記憶されているテーブルを示す図である。

【図20】

異なる符号率の信号を同時に受信する際の監視回路と受信機との構成を示すブロック図である。

【図21】

図20の監視回路11の構成を示すブロック図である。

【図22】

図21のセレクタ131に記憶されているテーブルを示す図である。

【図23】

送信装置と受信装置の構成を示すブロック図である。

【図24】

図23の符号化器3の構成を示すブロック図である。

【図25】

図23のパンクチャリング器4について説明する図である。

【図26】

パンクチャリング器4の入出力のデータを説明する図である。

【図27】

図23のマッピング器5が行う信号点の配置について説明する図である。

【図28】

図23のビット挿入器8について説明する図である。

【図29】

ビット挿入器8の入出力のデータを説明する図である。

【図30】

図23の復号器9の構成を示すブロック図である。

【図31】

トレリス線図である。

【図32】

図30のACS回路32の構成を示すブロック図である。

【図33】

正規化を行うACS回路32の構成を示すブロック図である。

【図34】

図30の監視回路11の構成を示すブロック図である。

【図35】

図34の累積加算器61の構成を示すブロック図である。



図35の累積加算器61の動作を説明するタイミングチャートである。

【図37】

図34のテーブル62に記憶されているテーブルを示す図である。


# 【符号の説明】


- 9 復号器, 11 監視回路, 31 BM生成器, 32 ACS回路, 3
- 3 パスメモリ, 61 累積加算器, 62 テーブル, 71 タイマ,
- 72 最小SM値累積装置, 73 レジスタ, 91 正規化回数累積回路,
- 92 テーブル, 101 タイマ, 102 正規化回数累積カウンタ,
- 103 レジスタ, 111 関数演算回路, 122,131 セレクタ,
- 141 乗算器, 142 加算器





図面

# 【図1】









【図5】

(A)

(B)

QPSK R=1/2	
計数値	BER
355 以上	0.50×10 <sup>-3</sup>
345~354	1.90×10 <sup>-3</sup>
335~344	0.80×10 <sup>-2</sup>
334 以下	0.20×10 <sup>-1</sup>

QPSK-R=3/4	
計数値	BER
565 以上	4.80×10 <sup>-3</sup>
555~564	3.20×10 <sup>-2</sup>
545~554	1.00×10 <sup>-1</sup>
544 以下	1.90×10 <sup>-1</sup>

【図6】


(A)

(B)

QPSK R=1/2	
計数值	C/N
355以上	3.00
345~354	2.50
335~344	2.00
334 以下	1.50


QPSK R=3/4	
計数値	C/N
565 以上	2.20
555~564	1.50
545~554	1.00
544 以下	0.85





<u>監視回路 11</u>


【図8】




【図9】

QPSK R=3/4 QPSK R=1/2	QPSK R=3/4	QPSK R=1/2
-----------------------	------------	------------


#### 【図10】





## 【図11】




#### 【図12】















## 【図17】



セレクタ 131

【図18】


重み(QPSK R=1/2)	重み(QPSK R=3/4)
1.0	0.0
0.5	0.5
0.0	1.0
	1.0 0.5




【図19】

QPSK R=3/4の 正規化累計数	重み(QPSK R=1/2)	重み(QPSK R=3/4)
565以上	0.0	1.0
555 以上 565 未満	0.5	0.5
555 未満	1.0	0.0
	テープル	

# 【図20】




# 【図21】




# 【図22】

QPSK R=3/4の伝送 C/Nの推定値	重み(QPSK R=1/2)	重み(QPSK R=3/4)
2.20[dB]以上	1.0	0.0
1.5 [dB]から220 [dB]まで	0.5	0.5
0.8[dB]から1.5[dB]まで	0.0	1.0






【図24】








(B) パンクチャリングテーブル C<sub>1</sub> 1 1 0 C<sub>0</sub> 1 0 1


【図26】

(A) 
$$\frac{\lambda}{2}$$
  $\frac{C_1}{C_0}$   $\frac{X_1}{Y_1}$   $\frac{X_2}{Y_2}$   $\frac{X_3}{Y_4}$   $\frac{X_4}{Y_5}$   $\frac{X_6}{Y_6}$ 

【図27】



【図28】




デパンクチャリングテーブル (B) P'1 1 1 0 P'0 1 0 1

【図29】


(A) 
$$\frac{\lambda}{D} = \frac{P'_1}{P'_0} \frac{X_1}{Y_1} \frac{Y_3}{X_2} \frac{X_4}{Y_4} \frac{Y_6}{X_5}$$


(B) 出 
$$C'_1$$
  $X_1$   $X_2$   $0$   $X_4$   $X_5$   $0$   $C'_0$   $Y_1$   $0$   $Y_3$   $Y_4$   $0$   $Y_6$ 






【図31】






【図33】




【図34】




監視回路 11



【図35】



### 【図36】



【図37】

(A)

QPSK R=1/2	
ROM	
計数值	C/N
22720以上	3.00
22080 以上 22720 未満	2.50
21440以上 22080 未満	2.00
21440 未満	1.50

(B)

QPSK R=3/4	
ROM	
計数值	C/N
36160以上	2.20
35520以上36160未満	1.50
34880以上35520未満	1.00
34880 未満	0.85

【書類名】

要約書

【要約】

【課題】 伝送路上の誤り率を判定する装置の規模を小型化するとともに、演算量を減らす。

【解決手段】 正規化回数累計回路91は、ステートメトリックを演算するACS 回路において、所定時間内で正規化が行われた回数を累計する。テーブル92は、正規化回数累計回路91で累計された正規化回数と伝送路上の誤り率が対応付けられて記述されたテーブルが記憶されている。テーブル92は、記憶されているテーブルを用いて、入力された正規化の累積回数に対応する誤り率を判定し、出力する。

【選択図】 図2



識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社